PRBS Voltage Source

模擬TX很重要的一部分就是確定打出的pattern (統計模式除外)，基本上ADS產生pattern的設定方式可以透過VtPRBS模型來認識，其它像是TX_AMI或TX_diff裡面都是一樣的設定方式。

Maximal Length LFSR

跟RegisterLength有關，隨機bit pattern = 2^n-1。若多個TX都採用一樣的pattern length LFSR，會都產生一樣的bit pattern，比較適合SerDes使用，DDR的應用就建議採用下一種。

User Defined LFSR

由Taps和Seed決定。這邊注意，若是需要PRBS"N"，就需要N bit的taps和seed，才能產生2^N-1 的LFSR pattern。這種設定方式很常用在DDR的應用，因為每一個bit都希望可以打出不相關的隨機bit pattern，常用的做法是共用一個Taps，然後給不同的Seed。

另外一個常見的問題是，怎麼對應到Hspice上的LFSR設定，例如以下的Hspice語法

vin vout gnd LFSR (0 1 1n 10p 10G 3[7,6] rout=50)

這邊3[7,6] 就是在設定Taps/Seed。

[7,6] 是在描述taps的第七和第六個taps=1，所以是1100000

3是Seed的10進位表示，所以Seed = 0000011

Explicit Bit Sequence

使用Bit Sequence的設定，default是clock訊號，這邊要注意，若是模擬所需的Bit Sequence比這邊設定的還長，就會重複輸出。

Bit File

從Bit File欄位指定bit file(.txt file)，由01組成。

Bit Sequence in PAM4 Symbol

從Bit File欄位指定bit file(.txt file)，由01組成，再轉換成PAM4 Symbol，11/10/01/00=>3210

Bit File in PAM4 Symbol

從Bit File欄位指定Symbol file(.txt file)，由0123組成。