CTLE

-

 CTLE是Continuous Time Linear Equalization的縮寫，常用在RX做高頻補償，可以理解為用poles、zeros、和prefactor來定義的transfer function (轉移函數)。

一般EDA軟體都會提供transfer function的模板，SI 工程師僅需要把規範的poles/zeros/prefactor填入就可以使用該transfer function來做高頻補償，這邊提供如何把協會的規範套入ADS CTLE的方法。

以下用PCIE5當範例，

下圖定義了poles/zeros的值

接著定義DC的增益 (各transfer function在DC的值)


透過transfer function和各參數的定義，我會製作一個簡單的excel表格，


透過ADC=-5dB來說明。

把S=0帶入transfer function，可以得到H(s)=prefactor*z1*z2/(p1*p2*p2*p4) 

我們希望這個值會等於-5dB，也就是0.5623(10^(-5/20), dB換算mag)

0.5623=prefactor*z1*z2/(p1*p2*p2*p4)

又z2=0.5623*p2

1=prefactor*z1/(p1*p3*p4) =>prefactor=p1*p3*p4/z1

講到這邊，我們再回頭看一次transfer function，

會發現前面黃色的地方就是prefector，後面綠色的是transfer function。

每個協會在描述H(S)的時候，不一定會把prefactor推導出來，我的習慣還是會自己推導。

這邊注意，prefactor是徑度的單位，所以Hz要*2pi 轉成rad/s。

把以上得到的值填入ADS CTLE欄位，就可以觀察transfer function是否如期望。



留言

張貼留言

這個網誌中的熱門文章

若沒有AMI模型，要怎麼跑ChannelSim？

-
圖片
IBIS-AMI已經是現在高速晶片的主流模型，但仍然時不時會有人問＂若沒有AMI模型，要怎麼跑ChannelSim？" 這篇文章會跟大家介紹ChannelSim可以support的IC模型搭配方式。 先介紹ChannelSim的兩個必備要素，這樣我們才能針對它們去做變形。 TX : 決定bit sequence，包含bit rate，bit pattern，jitter，EQ。模擬一開始會由TX打出Step waveform，去擷取channel response。 EYE_Probe : TX打出的Step waveform經過通道後，EYE_Probe紀錄收到的waveform。 所以先說結論， 模擬中一定要有TX_diff/TX_ami 和EYE_Probe，缺一不可。 有了這個認識後，我們介紹混搭IC模型的方式。 最常見的情況有兩種： 1. 拿不到TX或RX的AMI模型 可以用ADS的TX_diff/RX_diff來搭建標準的晶片模型，可以設定Trise, Tfall, Jitter, EQ(包括 TX Preset, RX FFE/CTLE/DFE)等等，以下是針對PCIE Gen4建立的Testbench，包含了TX/RX的Jitter和EQ。 PCIE Gen4 Testbench    2. TX或RX是Spice/IBIS/waveform模型 若是拿到RX Spice/IBIS模型就單純許多，直接把RX_Diff/RX_AMI替換成該模型即可。 但若是TX模型是Spice/IBIS/waveform，前面提到原理圖一定要有TX，TX會打出Step waveform，但這部分其實可以透過以下方式來work around。 把TX空掛，用IBIS/Spice/waveform模型打出Step waveform。空掛的TX除了產生Step以外，其他功能都一樣，一樣可以透過TX設定 bit rate, bit pattern, EQ, jitter，這個TX產生的bit pattern(包含了jitter和EQ的效應)會在和RX接收到的Step response做convolution來產生最後的接收waveform，因此空接的TX應該要打出上升下降接近ideal IC的波型，而ADS可以設定的最快RiseFallTime是1%UI，例...
閱讀完整內容

Probes in Memory Designer

-
圖片
DDR的分析，在很多面向都有別於SerDes，其中有一點就是Forward Clocking。這篇文章會深入說明ADS Memory Designer可以提供的眼圖分析以及對應的適用場景。 由於DDR的Clock跟訊號是分開的，一般說的EYE都是在說Stobed EYE，也就是以DQS/Clock來trigger DQ/CA而得到的眼圖。之前文章提到( 聊聊DDR AMI )，DDR5開始引入DFE，若有使用RX AMI，會需要遵守 BIRD209 的規範。 ADS Memory Designer支援Transient和DDRsim兩種引擎，DDRsim又分bit-by-bit和Statistical兩種模式。請以下圖搭配說明。 EYE: 過RX AMI前的眼圖，用系統的理想clock產生的眼圖。 EYE(RxOutput): 過RX AMI後的眼圖。只有DDRsim有。參考下圖。 Strobed EYE: 過RX AMI前，且參考指定clock產生的眼圖(需要在Memory Probe->Select Reference Signal設定) 。需要有waveform，所以DDRsim Statistical模式不支援。參考下圖。 以上三種眼圖分別在Data Display的命名也不一樣，在比較表中有標示。 以下總結適用的應用場景 DDR4以前：用Strobed EYE，以符合實際的晶片行為。 DDR5以後：用EYE(RxOutput)，套用BIRD209針對clock的規範。 補充說明： 1.  BIRD209 是DDR AMI很重要的一個規範，由於之前對於AMI都是依照Differential訊號做定義，所以並沒有single-end訊號怎麼透過外部clock來產生眼圖的機制。在BIRD209提出之前，ADS Memory Designer用GetWave2來支援這個功能(以區別傳統的GetWave)。BIRD209就是針對這個流程做標準規範，ADS2023 update1開始支援 BIRD209。下圖是BIRD209的運作流程圖，得到DQ和DQS訊號後，DQS會先經過AMI得到均衡後的Waveform，而這個訊號會提供給DQ AMI模型來計算EYE(RxOutput)。 2. Memory Designer 預設是看到package端的訊號，若要...
閱讀完整內容

聊聊 DDR AMI

-
圖片
我們先看一下SerDes的發展，2007年前，晶片速率都在5Gbps以下，用IBIS或是SPICE模型就足夠表現晶片的行為，在ADS上使用Transient來模擬。直到2007年AMI這個詞首次在IBIS論壇被討論，接著很快地就訂定了基本的架構，ADS 2009也推出ChannelSim模擬引擎來支援AMI的模擬，而之後的發展大家也就都非常清楚了，ADS成為了AMI模擬的Golden Platform。 我們再來看DDR的發展，本來看起來跟SerDes是兩個平行世界，但2019 JEDEC宣布需要在DRAM端做DFE均衡之後，之後的發展可以預期應該會跟上10年前SerDes走過的路。 從SerDes(2009年)和DDR(2019年)這兩次的變革，我們可以看得很清楚近代HSD的發展邏輯。當晶片越來複雜，單純用VI VT無法描述，就需要透過AMI模型，用數學來model電路的行為。接著就會需要EDA tool提供相對應的模擬器來支援AMI的模擬。 因果關係：需要Equalizer => 產生AMI模型 => EDA Tool推出支援的simulator 在Serdes: 高速介面(PCIE2)需要考慮EQ的效應，因此IBIS協會採用AMI建模方式，接著ADS 2009推出ChannelSim。 在DDR: DDR5開始需要加入DFE，因此IBIS協會針對現有的AMI架構做出調整來支援single-end訊號，接著ADS 2019U1 推出Memory Designer來支援。 ps. 我最近很常被問，是否可以用ADS ChannelSim來跑DDR5的AMI模型，答案是不可以。DDR AMI模型基於本來的SerDes AMI新增了很多欄位，以克服 DDR5 Simulation Challenges 提到的挑戰。就算可以跑(但其實連model都吃不進來...)，也會被迫要忽略 DDR5 Simulation Challenges 提到的挑戰。
閱讀完整內容